ISSN: 2165- 7866
Дэмиан Дечев и Гилберт Хендри
В следующем десятилетии произойдет быстрое развитие архитектур узлов HPC, поскольку ограничения по мощности и охлаждению сдерживают рост тактовой частоты микропроцессоров и ограничивают перемещение данных. Будущие и текущие приложения HPC должны будут меняться и адаптироваться по мере развития архитектур узлов. Применение усовершенствованных симуляторов архитектуры exascale будет играть решающую роль в проектировании и оптимизации будущих приложений с интенсивным использованием данных. В этой статье мы представляем нашу основу на основе имитации для анализа масштабируемости и производительности массивных взаимосвязанных сетей.